

Embedded Machine Learning (하순회 교수)

시험문제

1. 입력 feature map의 크기가 $W \times H \times C = 100 \times 100 \times 100$ 라고 하자. 커널의 크기가 3×3 인 필터 200개를 적용하는 convolution layer에 대하여 물음에 답하여라. 단, 데이터의 크기는 INT8이며, padding을 이용하여 입력과 출력 feature map의 크기를 같게 한다고 가정한다.

- (1) Convolution 연산을 바로 계산할 때 필요한 MAC 연산의 개수는 얼마인가?
- (2) convolution을 행렬곱셈(GEMM)연산을 이용해서 계산하는 경우, 입력과 필터 행렬의 크기는 각각 얼마인가? GEMM을 사용하는 경우 convolution을 바로 계산할 때와 비교해서 입력 feature map을 저장하는 공간은 얼마나 커지나?

(답)

- (1) MAC 의 수: $(100 \times 100 \times 200 \times 3 \times 3 \times 100) = 1.8 \times 10^9$
- (2) 입력행렬*필터행렬: 입력 행렬의 크기: $(100 \times 100, 3 \times 3 \times 100)$ 필터 행렬의 크기 $(3 \times 3 \times 100, 200)$ 혹은 필터행렬*입력 행렬: 필터 행렬의 크기 $(200, 3 \times 3 \times 100)$, 입력행렬의 크기: $(3 \times 3 \times 100, 100 \times 100)$
→ 입력 feature map을 사용하는 경우와 비교해서 3x3배 증가

2. 입력 feature map의 크기가 $W \times H \times C = 100 \times 100 \times 100$ 라고 하자. 커널의 크기가 3×3 인 필터 200개를 적용하는 convolution layer에 대하여 물음에 답하여라. 단, 데이터의 크기는 INT8이며, padding을 이용하여 입력과 출력 feature map의 크기를 같게 한다고 가정한다.

- (1) Bottleneck 구조(Tucker decomposition)를 사용하여 커널의 크기가 1×1 인 필터 100개, 3×3 인 필터 100개, 그리고 1×1 인 필터 200개를 순차적으로 사용하는 경우 MAC 연산의 개수는 얼마인가?
- (2) 3×3 커널을 사용하는 normal convolution 대신 3×3 Depthwise convolution 과 1×1 pointwise convolution을 사용하면 MAC 연산의 개수는 얼마인가?

(답)

- (1) $100 \times 100 \times 100 \times 1 \times 1 \times 100 + 100 \times 100 \times 100 \times 3 \times 3 \times 100 + 100 \times 100 \times 100 \times 200 = (1 + 9 + 2) \times 10^8 = 1.2 \times 10^9$
- (2) $(100 \times 100 \times 3 \times 3 \times 100) + (100 \times 100 \times 100 \times 1 \times 1 \times 200) = 2.09 \times 10^8$

3. 이중 병렬 시스템으로 구현되는 임베디드 시스템에서 딥러닝 응용의 SW를 최적화하기 위한 다음 기법들의 목적을 간략히 설명하여라.

- (1) Quantization
- (2) Pruning
- (3) Network parallelization

(답)

(1) 연산자(데이터)의 크기를 줄임으로 메모리 절약.

(보충 설명) 모델의 정확도를 유지하면서 데이터를 표현하는 비트수를 최대한 줄임으로 해서 메모리 사용량을 줄이고자 함. 프로세서가 적은 비트 연산을 지원하면 수행 시간도 줄일 수 있음


(2) 필요로 하는 연산의 개수를 줄임으로 수행시간 감소.

(보충 설명) 모델의 정확도를 유지하면서 불필요한 연산을 잘라냄으로써 수행 시간을 줄이고자 함. 필터의 크기가 줄어들면서 메모리 사용량도 줄일 수 있음

(3) 프로세서의 효율 증대

(보충 설명) 모델의 병렬화를 통해 가용한 프로세서(CPU, GPU, NPU)의 효율을 최대한 높임으로 해서 실시간 성능을 극대화함 (처리량을 높이던지, 지연시간을 줄임)

4. Hardware-aware NAS (Neural Architecture Search)는 주어진 하드웨어 플랫폼과 시간 제약 조건하에서 최적화된 네트워크 모델을 자동 탐색하는 기술이다. 다음 그림은 NAS 방법의 흐름도를 나타내는데 빈칸 (a), (b)를 채워라.



(답)

(a) search space: 탐색 공간, (b) search strategy: 탐색 방법